Name | Address | Value |
---|---|---|
{{ name }} | {{ value | number:displayHex }} | {{ memory.data[value] | number:displayHex }} |
General Registers
0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | A | B | C | D | E | F |
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
{{ cpu.gpr[0] | number:displayHex }} |
{{ cpu.gpr[1] | number:displayHex }} |
{{ cpu.gpr[2] | number:displayHex }} |
{{ cpu.gpr[3] | number:displayHex }} |
{{ cpu.gpr[4] | number:displayHex }} |
{{ cpu.gpr[5] | number:displayHex }} |
{{ cpu.gpr[6] | number:displayHex }} |
{{ cpu.gpr[7] | number:displayHex }} |
{{ cpu.gpr[8] | number:displayHex }} |
{{ cpu.gpr[9] | number:displayHex }} |
{{ cpu.gpr[10] | number:displayHex }} |
{{ cpu.gpr[11] | number:displayHex }} |
{{ cpu.gpr[12] | number:displayHex }} |
{{ cpu.gpr[13] | number:displayHex }} |
{{ cpu.gpr[14] | number:displayHex }} |
{{ cpu.gpr[15] | number:displayHex }} |
Other Registers
Program counter {{ cpu.status }} | {{ cpu.ip | number:displayHex }} |
Instruction register | {{ cpu.ir | number:displayHex }} |
Timer countdown | {{ cpu.countdown | number:displayHex }} |
RAM
by Yuanchun Shi, Yu Chen, Junjie Mao, Yukang Yan (2015) | MIT License | Source Code
by Marco Schweighauser (2015) | MIT License | Blog